目前硬盘主流的格式有 Fat32、NTFS、exFat 这几种，而更早的 Fat16 则是“上古时代”的产物已淘汰多年。Fat32 格式支持最大 4TB 硬盘，但是存储的单个文件不能超过 4GB，分区大小不能超过 32GB；而 NTFS 则没有这个限制，单个文件可以超过 4GB，分区最大支持 2TB。exFat 则是一种较新的格式，单个文件和支持的硬盘容量理论值都到了 16EB。有人在使用移动固态硬盘时，会发现设备不识别，这种情况就有可能是移动固态硬盘的格式不对。例如 PS4 只支持 Fat32, exFat，且容量要大于 320G，否则移动固态硬盘插上去会识别不了；XBOX360 则只支持 FAT32 格式，而且电影格式支持最好的是 WMV 格式；Nintendo Switch 在优（pò）化（jiě）后可以接移动固态硬盘，支持 exFat 格式；苹果台式/笔记本电脑能读取 HFS+ 以及 FAT32 / exFAT，HFS+ 是苹果电脑专用的格式（垄断就是不一样），Windows 平台下无法识别这种格式；Windows 平台的电脑可以识别 Fat32、NTFS、exFat 等硬盘格式；Linux 系统目前则支持几乎所有的 Unix 类的文件系统，除了我们在安装 Linux 操作系统时所要选择的 ext3、reiserfs 和 ext2 外，还支持苹果 Mac OS 的 HFS+，也支持其它Unix 操作系统的文件系统，比如 XFS、JFS、Minix FS 及UFS等，也支持Windows文件系统 NTFS 和 Fat32。从上可以看出，exFat格式的通用性更高，所以移动固态硬盘格式化成 exFat 适配的设备会更多。但是exFAT就真的无敌了吗？根据市场调查机构NetMarketShare提供的数据在2014年4月份Windows XP的系统占比为26.29%，在2014年10月份系统占比从23.87%下降到17.18%，随后又有阶段性的起伏，最终系统占比不断下降，截止2016年3月份，Windows XP的系统占比为10.9%。尽管从上面数据来看Windows XP在最近两年呈现了很大的萎缩，但是XP在桌面系统的占比依然比OS X版本和Linux系统要多。然而，XP对exFAT有奇奇怪怪的兼容性问题，经常无法识别而你望向了明天就要去提交资料的公司那清一色的XP......下面是ReFS、exFAT、NTFS、FAT32分区的比较可以看出ReFS最好，但是这玩意不能用到U盘或者移动硬盘上，再者就是NTFS了，完美兼容XP，虽然它是“日志式”文件系统，有大量的读写，但是这都0202年了，你的U盘还顶不住吗？？？？(新主题对markdown表格的支持依旧拉跨）
新笔记本到货必看的几大注意事项
1>先观察先观察一下笔记本是否未拆封，封条是否有被撕开或者被改动的痕迹，还需要留意一下笔记本包装底部是否被拆开过。在笔记本的侧面的标签纸上可以查看笔记本型号，大致配置，是否与你要的型号与配置一致，还看看出厂日期，如果超过一年可能是库存的原因。2>先不插电，按下电源键，如果不能开机就代表正常，如果能开机就代表你这是二手虽然笔记本电池里面有电，甚至满电，但是厂家为了防止二手当全新，故意做成这样3>检查笔记本外观认真检查笔记本外壳是否有划伤、掉漆的现象，并确保外壳完好无损，毕竟无论在实体还是网上购买笔记本都是需要运输的可能。（我这台G5-5590到手的时候连包装都没有一点划痕）4>检查A，D面对机身底部脚垫、锁孔、电池的金手指是否有划痕重点检查，是否是样机，明显可以看出。我们还可以检查下笔记本背面风扇散热口是否有灰尘，底部螺丝是否有拧过痕迹。5>开机先不要联网，到了连 WiFi 这一步注意要点跳过进入系统后检查序列号是否一致我们检查笔记本机身序列号与包装盒上序列号，甚至是BiOS中的序列号（(使用“AIDA64软件” -> 计算机 -> 系统概述 -> DMI -> 主板序列号)、Windows系统 -> 关于 -> 序列号），要完全一致才行，如果是序列号完全一致，那么笔记本货源是没有问题的，如果有一个不一致，说明肯定是有问题的，这种笔记本万一不能要，唯一解决这个问题就是重新更换一台笔记本。6>笔记本屏幕检测使用DisplayX软件来检测屏幕是否存在坏点、亮点、漏光严重的问题，我们使用DisplayX工具来显示黑、红、绿、蓝、黄、白、黑等几种颜色，仔细观察即可。 我们打开DisplayX软件，我们点击“常规单项测试”--“纯色”，最容易识别“亮点”与坏点。7>确认硬件正确无误8>联网联网后windows会自动激活（此时你就失去7天无理由了，保修正式开始）9>等待此时电脑正在疯狂打驱动，给它30分钟，期间风扇可能会狂转，整个电脑特别卡10>enjoy
随着IBM PC机的发展，键盘也分为XT, AT, PS/2键盘以至于后来的USB键盘. PC系列机使用的键盘有83键、84键、101键、102键和104键等多种。XT和AT机的标准键盘分别为83键和84键，而286机以上微机的键盘则 普遍使用101键、102键或104键。83键键盘是最早使用的一种PC机键盘，其键号与扫描码是一致的。这个扫描码被直接发送到主机箱并转换为 ASCII码；随着高档PC机的出现，键盘功能和按键数目得到了扩充，键盘排列也发生了变化，产生的扫描码与83键键盘的扫描码不同。为了保持PC系列微 机的向上兼容性，需将84/101/102/104键键盘的扫描码转换为83键键盘的扫描码，一般将前者叫作行列位置扫描码，而将后者称为系统扫描码。显 然，对于83键键盘，这两种扫描码是相同的。键盘是由一组排列成矩阵方式的按键开关组成，通常有编码键盘和非编码键盘两种类型，IBM系列个人微型计算机的键盘属于非编码类型。微机键盘主要由单片 机、译码器和键开关矩阵三大部分组成。其中单片机采用了INTEL8048单片微处理器控制，这是一个40引脚的芯片，内部集成了8位 CPU、1024×8位的ROM、64×8位的RAM、8位的定时器／计数器等器件。由于键盘排列成矩阵格式，被按键的识别和行列位置扫描码的产生，是由 键盘内部的单片机通过译码器来实现的。单片机在周期性扫描行、列的同时，读回扫描信号线结果，判断是否有键按下，并计算按键的位置以获得扫描码。当有键按 下时，键盘分两次将位置扫描码发送到键盘接口；按下一次，叫接通扫描码；释放时再发一次，叫断开扫描码。因此可以用硬件或软件的方法对键盘的行、列分别进 行扫视，去查找按下的键，输出扫描位置码，通过查表转换为ASCII码返回。键盘是与主机箱分开的一个独立装置，通过一根5芯电缆与主机箱连接，系统主板上的键盘接口按照键盘代码串行传送的应答约定，接受键盘发送来的扫描码；键盘 在扫描过程中，7位计数器循环计数。当高5位(D6一D2)状态为全“0”时，经译码器在O列线上输出一个“0”,其余均为“1”；而计数器的低二位 (D1D0)通过4选1多路选择器控制0—3行的扫描。计数器计一个数则扫描一行，计4个数全部行线扫描一遍，同时由计数器内部向D2进位，使另一列线1 变低，行线再扫描一遍。只要没有键按下，多路选择器就一直输出高电平，则时钟一直使计数器循环计数，对键盘轮番扫描。当有一个键被按下时，若扫描到该键所 在的行和列时，多路选择器就会输出一个低电平，去封锁时钟门，使计数器停止计数。这时计数器输出的数据就是被按键的位置码(即扫描码)。8048利用程序 读取这个键码后，在最高位添上一个“O”，组成一个字节的数据，然后从P22引脚以串行方式输出。在8048检测到键按下后，还要继续对键盘扫描检测，以 发现该键是否释放。当检测到释放时，8048在刚才读出的7位位置码的前面(最高位)加上一个“1”，作为“释放扫描码”，也从 P22引脚串行送出去，以便和“按下扫描码”相区别。送出“释放扫描码”的目的是为识别组合键和上、下档键提供条件。同时，主机还向键盘发送控制信号，主机CPU响应键盘中断请求时，通过外围接口芯片8255A一5的PA口读取键盘扫描码并进行相应转换处理和暂存；通过PB口的PB6和PB7来控制键盘接口工作。从用途上看，键盘可分为台式机键盘、笔记本电脑键盘和工控机键盘三大类；其中台式机键盘从按键结构上又可分为两类，即机械键盘和电容键盘（又称有触点键盘 和无触点键盘）。机械键盘存在着开关容易损坏、易污染、易老化的缺点，现已基本淘汰。电容键盘在可靠性上比前者有质的飞跃，使用寿命较长，目前大多为电容 键盘。早期的键盘是由美国IBM公司推出的，当时采用的计算机键盘为83键键盘。不久IBM又推出了84键的键盘设计标准，将键盘分为三个区，即功能区、打字键 区及负责光标控制和编辑的副键盘区，这种键盘主要区域的划分标准一直沿用至今。随着微软Windows视窗操作系统的广泛应用，IBM公司于1986年首 次推出了101键的标准键盘，除添加了F11、F12两个功能键之外，还在键盘的中部多加了一组专用的光标控制和编辑的键，使键盘功能得到了进一步扩充， 成为当时业界的标准键盘。后来，为与微软的Win95操作系统相配合，IBM又推出了104键键盘，新增了3个功能键（亦称Windows快捷键或热键 ），使以前需要打开好几个窗口才能完成的某些功能，通过快捷键的设定直接启动菜单完成，而不必再点击鼠标，这样就使计算机的 操作更加便易。目前，这种104键的键盘（亦称Win95键盘）的设计已成为业界和市场上最为普遍、最为流行的一种标准，业界通称为标准键盘。实际上，所 谓的标准键盘并没有标准，只因其应用较为广泛而被业界通称为标准键盘。由于软件的不断升级更新，为配合软件的需要，所谓的标准键盘的键数也在随之扩增，并 因其又被业界所通常采纳而又被业界通称为标准键盘。但是，无论是机械键盘或者电容键盘，还是从早期的83键键盘发展到目前通称的标准键盘104键键盘，其应用都是主要依赖于硬件CPU和软件操作系统。以下就键盘的构造及工作原理等问题进行介绍。(一)键盘构造及工作原理PS/2设备履行一种双向同步串行协议。换句话说，每次数据线上发送一位数据并且每在时钟线上发一个脉冲就被读入。设备可以发送数据到主机，而主机也可以发送数据到设备，但主机总是在总线上有优先权，它可以在任何时候抑制来自设备的通信，只需把时钟线电平拉低即可。 键盘的内部结构主要包括控制电路板、按键、底板和面板等。电路板是整个键盘的控制核心，位于键盘的内部，主要担任按键扫描识别、编码和传输接口工作；它将各个键所表示的数字或字母转换成计算机可以识别的信号，是用户和计算机之间主要的沟通者之一。键盘主要由键开关矩阵、单片机和译码器三大部分组成。键开关矩阵即键盘按键由一组排列成矩阵方式的按键开关组成，所输入的信号由按键所在的位置决定。单片 机即键盘内部采用的Intel 8048单片机微处理器，这是一个40引脚的芯片，内部集成了8位CPU、1024×8位的ROM、64×8位的RAM以 及8位的定时器／计数器等。译码器即信号编码转译装置，把键盘的字符信号通过编码翻译转换成相应的二进制码。由于键盘排列成矩阵格式，被按键的识别和行列 位置扫描码的产生，是由键盘内部的单片机通过译码器来实现的。根据键盘向主机送入的二进制代码类型，可把键盘分为编码键盘和非编码键盘两种。IBM PC机的键盘属于非编码键盘，其特点是不直接提供所按键的编码信息，而是用较为简单的硬件和一套专用程序来识别所按键的位置，并提供与所按键相对应的中间 代码，然后再把中间代码转换成要对应的编码。这样，非编码键盘就为系统软件在定义键盘的某些操作功能上提供了更大的灵活性。计算机键盘通常采用行列扫描法来确定按下键所在的行列位置。所谓行列扫描法是指，把键盘按键排列成n行×m列的n*m行列点阵，把行、列线分别连接到两个 并行接口双向传送的连接线上，点阵上的键一旦被按动，该键所在的行列点阵信号就被认为已接通。按键所排列成的矩阵，需要用硬件或软件的方法轮转顺序地对其 行、列分别进行扫描，以查询和确认是否有键按动。如有键按动，键盘就会向主机发送被按键所在的行列点阵的位置编码，称为键扫描码。单片机通过周期性扫描 行、列线，读回扫描信号结果，判断是否有键按下，并计算按键的位置以获得扫描码。键被按下时，单片机分两次将位置扫描码发送到键盘接口：按下一次，叫接通 扫描码；按完释放一次，叫断开扫描码。这样，通过硬件或软件的方法对键盘分别进行行、列扫视，就可以确定按下键所在位置，获得并输出扫描位置码，然后转换 为ASCII码，经过键盘I/O电路送入主机，并由显示器显示出来。键盘要增加键数是很容易的，任何矩阵键盘通过增加键盘的行或列便可实现增加按键数。如64 键的键盘排列成8行×8列的行列点阵，128键的键盘排列成8行×16列的行列点阵，256键的键盘排列成16行×16列的行列点阵，这在1992年7月 出版的《微处理机为基础之设计》出版物上已作介绍(此对比文献在2001年12月13日已递交)。因此，键盘结构采用矩阵式早已是公有技术。(二)键盘的按键增加及功能改进随着计算机CPU（硬件）和Windows操作系统（软件）的不断升级换代，计算机的发展进入到了包括多媒体在内的高速多功能时代。与此相适应，计算机键 盘也出现了一些新的变化，主要表现在键盘键数的增加及功能的整合。美国苹果(Apple)公司早在1992年就曾推出过设有调整音量按键的键盘。时下流行 的多媒体键盘，也叫多功能键盘，其特征是增加了一些快捷键（或功能键），通过设定主板BIOS或软件设定，使这些新增的键可以实现开关电脑、休眠启动、 CD播放、音量调整、一键上网等特殊功能。此外还出现了一些多功能集成的键盘，如将扫描仪、录音设备或手写板、鼠标等整合为一体的键盘，以及带有文字编辑 或指纹识别功能的智能键盘等。如前所述，IBM定义的101键键盘与微软(Microsoft)所定义的三键共同形成的104 键Win95键盘一般被称作标准键盘，那么标准键盘的104键之外如何增加按键扩充功能呢？从目前键盘发展情况看，可以有多种方法。单就增加键盘按键的设 定技术看，一般来讲，按键的增加取决于三个方面的因素：一是CPU能识别，二是操作系统能响应，三是键盘内部电路结构能安排。从前面的介绍可知，CPU和 操作系统这两个因素是计算机必备的现成技术，不成问题。这样，增加键盘按键的关键就在于键盘的内部结构。以下两种方法可以直接简便地增加键盘按键。目前PC机键盘按键一直沿用IBM的行列矩阵方式布局排列，称为扫描矩阵，其内部电路结构的核心是8048（包括其后续升级系列）单片机微处理器。根据单 片机微处理器特定的I/O（即Input/Output输入/输出）电路，IBM将键盘按键的行列矩阵定义为8行×16列＝128键，而现行的标准键盘只 使用了其中的104键，故尚有128-104＝24键的阵点闲余，尚未定义。因此，增加按键的方法之一是，直接在这尚未定义的24个闲余按键阵点中继续定 义新键以扩增新的功能键。方法之二是，通过改变单片机微处理器I/O电路的配线方式，可以把IBM的原8行×16列扫描矩阵变为（8+n）行×16列，如 （8+1）行×16列＝144键等，这样就会在128键之外获得新增加的一行16个键位，再根据需要为其定义功能。以上两种方法都可以达到增加104键的 标准键盘的按键数的目的。简而言之，第一种方法是在原扫描矩阵8行×16列的行列点阵中尚未利用的24个点上,根据需要可任意增加1至24个新键；第二种 方法是在单片机微处理器原扫描矩阵8行×16列基础上再增加一行，变为9行×16列扫描矩阵，再根据需要任意增加新键，并不会带来单片机微处理器本身原有 功能的更新。如IBM 的83键盘发展到原来的标准键盘101键，其要增加的键数只要通过增加键盘的行或列，并在增加的行列阵点上进行定义便可实现；而原来的101键的标准键盘 后发展到目前的104键的标准键盘，其增加的3个键数可以不增加键盘的行和列，只要在原扫描矩阵中尚未定义的点上直接定义就可以。无论是第一种方法还是第 二种方法，都已经属于公有技术领域的技术。什么是键盘的键位冲突？简单的说，也就是当你同时按下键盘上的几个键的时候，这几个键不能同时反映出来，这就叫做键盘的键位冲突。例如说，你能想象当你按下Ctrl－Alt－Del时，系统只能接收到前两个键，而死活不承认你按了Del键吗？当然，现实中是不会有这样的键盘的，按不下Ctrl－Alt－Del的键盘根本就没法出厂，但其他一些常见的键位冲突就不稀奇了。例如，经常有一些键盘不能同时对例如A-S-空格这样的按键组合作出反应，这样在FPS游戏中，使用者就会大为吃亏。对于键位冲突问题，电脑用户中有两种完全不同的态度，绝大多数人根本意识不到键位冲突问题的存在，直到遇到冲突的时候才叫苦不迭，并且大呼“为什么他就能 做这个动作？”；而另一部分人，特别是一些游戏高手，又在孜孜不倦的寻找“没有键位冲突的键盘”。这两种人都是对键位冲突的原因认识不清楚的。键位冲突的直接起因，是键盘的非编码结构。在2月号的专题中，我们提到过现在的键盘几乎都是非编码的薄膜接触式键盘，那么什么是非编码键盘呢？在专题里我们没有详细的解释，下面我们就来详细说明一下非编码键盘的原理与结构。传统的键盘，是编码式键盘，它的每个键按下时都会产生唯一的按键编码，并且通过专有的一组导线传输到键盘接口电路，由于其线路和编码的唯一性，这种键盘是不存在键位冲突的问题的，但是编码键盘结构复杂，现在已经很少使用了。而现代的薄膜接触式键盘，任何一个按键都有上下两层薄膜的触点，我们将它拆开来仔细看一看（如图），就会发现在任何一层薄膜上，导线数都远少于按键数，而 且每一条导线都同时连通多个按键的触点，而且，上层和下层的任何两条导线都最多只在一个按键上重合。也就是说，上层的1号导线可能会同时经过1、2、3、 4、5……等按键，而下层的1号导线可能同时经过1、Q、A、Z……等按键，且两条导线只在1键上重合。什么是键盘的键位冲突？简单的说，也就是当你同时按下键盘上的几个键的时候，这几个键不能同时反映出来，这就叫做键盘的键位冲突。例如说，你能想象当你按下Ctrl－Alt－Del时，系统只能接收到前两个键，而死活不承认你按了Del键吗？当然，现实中是不会有这样的键盘的，按不下Ctrl－Alt－Del的键盘根本就没法出厂，但其他一些常见的键位冲突就不稀奇了。例如，经常有一些键盘不能同时对例如A-S-空格这样的按键组合作出反应，这样在FPS游戏中，使用者就会大为吃亏。对于键位冲突问题，电脑用户中有两种完全不同的态度，绝大多数人根本意识不到键位冲突问题的存在，直到遇到冲突的时候才叫苦不迭，并且大呼“为什么他就能 做这个动作？”；而另一部分人，特别是一些游戏高手，又在孜孜不倦的寻找“没有键位冲突的键盘”。这两种人都是对键位冲突的原因认识不清楚的。键位冲突的直接起因，是键盘的非编码结构。在2月号的专题中，我们提到过现在的键盘几乎都是非编码的薄膜接触式键盘，那么什么是非编码键盘呢？在专题里我们没有详细的解释，下面我们就来详细说明一下非编码键盘的原理与结构。传统的键盘，是编码式键盘，它的每个键按下时都会产生唯一的按键编码，并且通过专有的一组导线传输到键盘接口电路，由于其线路和编码的唯一性，这种键盘是不存在键位冲突的问题的，但是编码键盘结构复杂，现在已经很少使用了。而现代的薄膜接触式键盘，任何一个按键都有上下两层薄膜的触点，我们将它拆开来仔细看一看（如图），就会发现在任何一层薄膜上，导线数都远少于按键数，而 且每一条导线都同时连通多个按键的触点，而且，上层和下层的任何两条导线都最多只在一个按键上重合。也就是说，上层的1号导线可能会同时经过1、2、3、 4、5……等按键，而下层的1号导线可能同时经过1、Q、A、Z……等按键，且两条导线只在1键上重合。这样，根据上层薄膜和下层薄膜所经过的按键，就可以排出一个类似下面的表格：在非编码键盘的接口控制电路中，就存储着这样一张表格，当按下某个按键，例如“Q”时，那么在这一点上，上下两个触点就会连通，反映到接口电路中，就会检 测到上层导线1与下层导线2被连通了。相对应在表中一查，就会知道，被按下的是字母“Q”，然后通过接口输出其ASCII码。与老式的编码式键盘相比，非编码键盘的结构要简单许多，省略了复杂的编码电路和蜘蛛网似的走线，而且更重要的是，由于非编码式键盘将按键结构和输出键码分 离，所以当需要制造不同键位排列的键盘时，不需要重新设计键盘线路，而只要将控制电路中的键位排列表格重新刷新就可以了。例如在德文键盘上，子母“Y”和 “Z”的位置是互调的，那么如果要把一条英文键盘生产线改造成德文键盘生产线，什么都不用改变，只须在控制芯片中刷进一个新的排列表，将“上层导线1－下 层导线4”的位置写作“Y”，“Z”字也作同样处理就行了，显然比重新布线要简单了很多。这也就是为什么非编码式键盘大行其道的原因。但是非编码式键盘带来的就是“键位冲突”的问题。以上面的按键排列表为例，当按下一个按键时，键盘肯定会正常识别的；当按下两个按键时，例如同时按下 “Q”与“D”，此时上层导线1与下层导线2连通，而上层导线3与下层导线3连通，系统完全可以正常识别；或者同时按下“Q”与“E”，此时，上层导线 1、下层导线2、上层导线3同时连通，系统同样可以正常识别出是按下了这三个按键。但在同时按下3个或3个以上按键时，情况就复杂了。在一种情况下，例如同时按下“Q”、“D”、“B”时，此时，从表中我们可以看出，上层导线1－下层导线2、上层导线3－下层导线3、上层导线5－下层导线4都分别连通，此时系统完全可以正常识别出按下了这三个按键。但当按下的第三个按键不是“B”，而是“E”呢？此时，我们可以发现，由于第三组连通的导线变成了上层导线3－下层导线2，所以，此时反映到接口控制芯片的信号是：上层导线1－下层导线2－上层导线3－下层导线3统统被连通到了一起。但是，问题就在于，除了按下的第三个按键是“E”以外，如果按下的第三个键是用来连通上层导线1和下层导线3的“A”，也会有同样的信号组合？事实上， “Q”、“E”、“A”、“B”四个按键中按下任何三个都会有同样的信号组合，那么此时接口电路怎么判断呢？究竟是按下了哪三个按键或者是同时把四个按键 都按下了呢？这个时候，大多数键盘选择的方式，就是按照一个固定的规则输出固定的按键组合代码，对于其他可能的组合方式统统予以忽略，换句话说，在上面的键盘中，可能 无论你怎么按这四个按键，它可能永远只会输出“Q”－“E”－“D”的组合，尽管可能你按下的实际是“Q”－“A”－“D”（这里只是一个假设，实际上为 了避免误码，大多数键盘根本只输出两个按键而已）。于是，“键位冲突”就出现了。由于非编码键盘的固有结构，“键位冲突”是不可避免的。于是就需要键盘的设计者绞尽脑汁修改键盘的线路排列和待查表格，尽量使可能会有的常用组合按键避开 冲突键位——尽管要做到所有的按键都不发生冲突是不可能的，但你总不能让Ctrl－Alt－Del相互冲突吧？那这样的键盘还怎么用？还有如果四个方向键 相互冲突，那赛车类的游戏还怎么玩？不过，由于市场上的游戏实在太多，每个游戏都可能会有自己常用的按键组合，甚至每个人都有自己的习惯按键，键盘的设计者当然不可能面面俱到，有经验的设计 师可能会考虑得多一些，至少对最常见的游戏和最常见的按键设置能够保证不出现问题，但要考虑到所有情况当然是不可能的。所以，当你购买键盘的时候，绝对不要忽略“键位冲突”的问题，一定要把键盘装到电脑上，试一试自己常玩的游戏是否能够正常使用（只有实际试用才能试出键位 冲突问题，由于它与键位表相关，所以看外表是看不出来的）。同时，一些游戏高手朋友也不要白费心机去寻找什么“没有键位冲突的键盘”了，只要它依然是非编 码键盘，那么键位冲突就是不可避免的，只要它的键位冲突不对你所玩的游戏构成影响，这就足够了。PS/2协议分析The PS/2 mouse and keyboard implement a bidirectional synchronous serial protocol.PS/2鼠标和键盘执行一个双向同步串行协议。The bus is "idle" when both lines are high (open-collector).总线空闲时，两条线都是高电平(集电极开路)。This is the only state where the keyboard/mouse is allowed begin transmitting data.在这种状态下，键盘/鼠标才允许开始传输数据。The host has ultimate control over the bus and may inhibit communication at any time by pulling the Clock line low.主机对总线有最高的控制权，在任何时候通过将时钟线拉低就可以禁止通信。The device always generates the clock signal.时钟信号总是由设备端生成的。If the host wants to send data, it must first inhibit communication from the device by pulling Clock low.如果主机想发送数据，它必须先将时钟拉低来禁止来自设备端的通信。The host then pulls Data low and releases Clock.然后主机再拉低数据线，释放时钟。 注释:释放时钟，就是再恢复时钟为高This is the "Request-to-Send" state and signals the device to start generating clock pulses.这就是"请求发送(Request-to-Send)"状态，提示 设备端 开始生成时钟信号。Summary: Bus StatesData = high, Clock = high: Idle state.Data = high, Clock = low: Communication Inhibited.Data = low, Clock = high: Host Request-to-Send总结:总线状态 数据 0 1 0 ---------通信禁止----------- 时钟 1 主机要求发送 总线空闲 The clock and data pins are bidirectional, open-collectorsignals that are pulled to 5 V by pullup resistors in the keyboard.时钟和数据 引脚时 双向 集电极开路的信号，可以被键盘内部的上拉电阻 拉高到5VData sent from the device to the host is read on the falling edge of the clock signal; data sent from the host to the device is read on the rising edge.从设备发送给主机的数据时在时钟信号的下降沿读取的;从主机发给设备的数据是在上升沿读取的。The clock frequency must be in the range 10 - 16.7 kHz. This means clock must be high for 30 - 50 microseconds and low for 30 - 50 microseconds..时钟频率必须在10-16.7KHz之间。这意味着时钟必须是 高电平持续30～50毫秒，低电平持续30～50毫秒。If you're designing a keyboard, mouse, or host emulator, you should modify/sample the Data line in the middle of each cell. I.e. 15 - 25 microseconds after the appropriate clock transition.如果你设计一个键盘 鼠标 或者 主机模拟器，你必须 在每个单元的中间时刻 （也就是,在时钟跳变之后的15～25毫秒后） 修改/取样数据线.Again, the keyboard/mouse always generates the clock signal, but the host always has ultimate control over communication.重复一遍，键盘/鼠标 总是 生成时钟信号， 而 主机 控制着整个通信过程。Timing is absolutely crucial. Every time quantity I give in this article must be followed exactly.时序是非常重要的。在本文中给出的时间数必须严格遵循。设备发送数据到主机The Data and Clock lines are both open collector.数据和时钟线都是集电极开路的。A resistor is connected between each line and +5V, so the idle state of the bus is high.在+5V 和每根线 之间连接着一个电阻，所以 总线的空闲状态 是 高电平。When the keyboard or mouse wants to send information, it first checks the Clock line to make sure it's at a high logic level.当键盘或者鼠标想发送数据时，它首先必须检查时钟线 ，确认它处于高电平。If it's not, the host is inhibiting communication and the device must buffer any to-be-sent data until the host releases Clock.如果不是，主机禁止通信，设备必须缓冲任何要发送的数据，直到主机释放时钟。The Clock line must be continuously high for at least 50 microseconds before the device can begin to transmit its data.在设备开始传输数据之前，时钟线 必须持续为 高电平的 时间 必须 至少50msThe keyboard/mouse writes a bit on the Data line when Clock is high, and it is read by the host when Clock is low.当时钟为高电平时，键盘/鼠标写一个bit到数据线上；当时钟为低电平时，主机从数据线上读取这个bit 。The Data line changes state when Clock is high and that data is valid when Clock is low.当时钟位高时，数据线 改变状态；当时钟位低时，（数据线上的)数据是有效的。The clock frequency is 10-16.7 kHz.时钟频率是10-16.7KHzThe time from the rising edge of a clock pulse to a Data transition must be at least 5 microseconds.从时钟脉冲的上升沿到数据跳变 的时间必须至少 5msThe time from a data transition to the falling edge of a clock pulse must be at least 5 microseconds and no greater than 25 microseconds.从数据跳变 到时钟脉冲的下降沿 必须 至少5ms,且不超过25msThe host may inhibit communication at any time by pulling the Clock line low for at least 100 microseconds.主机可在任何时间禁止通信，只需要将时钟线下拉位低电平超过100ms即可If a transmission is inhibited before the 11th clock pulse, the device must abort the current transmission and prepare to retransmit the current "chunk" of data when host releases Clock.如果在第11个脉冲时禁止传输，设备必须中止当前的传输，准备重新传输当前的数据"chunk（块)"当主机释放时钟时A "chunk" of data could be a make code, break code, device ID, mouse movement packet, etc.一个数据块可能时 通码，断码，设备ID，鼠标移动包 等等。For example, if a keyboard is interrupted while sending the second byte of a two-byte break code, it will need to retransmit both bytes of that break code, not just the one that was interrupted.举个例子，如果当发送 一个两字节断码的 第2个字节时，键盘被中断，它将需要重新发送此断码的两个字节，而不仅仅时被中断掉的那个字节。If the host pulls clock low before the first high-to-low clock transition, or after the falling edge of the last clock pulse, the keyboard/mouse does not need to retransmit any data.如果在第一个 高->低 时钟跳变 时，（或者在 最后一个时钟脉冲的下降沿 之后）主机将时钟拉低，键盘/鼠标 不必重新传输任何数据。However, if new data is created that needs to be transmitted, it will have to be buffered until the host releases Clock.但是，如果新产生的数据需要传输，它必须将数据缓冲，知道主机释放时钟。Keyboards have a 16-byte buffer for this purpose. If more than 16 bytes worth of keystrokes occur, further keystrokes will be ignored until there's room in the buffer.键盘有一个16字节的缓冲区。如果有超过16个字节的击键存在，更多的击键将被忽略。直到缓冲区有空地。Mice only store the most current movement packet for transmission.鼠标只能缓冲最近的一个要传输的（移动)数据包。时间参数 最大值/最小值 T1数据跳变到时钟的下降沿 5/25 us T2时钟的上升沿 到 数据跳变 5/T4 - 5 us T3时钟inactive 30-50 us T4时钟active 30-50 us T5 >0/50 us Time to auxiliary device inhibit after clock 11 to ensure the auxiliary device does not start another transmissionThe auxiliary device checks the 'clock' line. If the line is inactive, output from the device is not allowed.辅助设备(指 键盘) 检查 时钟线 ，如果时低电平，禁止发送数据The auxiliary device checks the 'data' line. If the line is inactive, the controller receives data from the system.设备检查数据线，如果是 低电平，那么控制器从系统接收数据The auxiliary device checks the 'clock' line during the transmission at intervals not exceeding 100 microseconds. If the device finds the system holding the 'clock' line inactive, the transmission is terminated. The system can terminate transmission anytime during the first 10 clock cycles.设备在传输过程中 检查 时钟 线 间隔不超过100us。 如果设备发现 主机系统 将电平拉低，就终止传输。 在传输过程的前10个时钟周期的任何时候，主机系统可以中止传输。A final check for terminated transmission is performed at least 5 microseconds after the 10th clock.终止传输的最后一个检查 要持续至少5usThe system can hold the 'clock' signal inactive to inhibit the next transmission.系统拉低时钟线，将禁止下一次传输The system can set the 'data' line inactive if it has a byte to transmit to the device. The 'data' line is set inactive when the start bit (always 0) is placed on the 'data' line.系统如果有一个字节要传输给设备，可以拉低数据线。当开始位（总是0）放置到数据线时，数据线被拉低。The system raises the 'clock' line to allow the next transmission.系统拉高时钟将允许下一次传输Host-to-Device主机到设备的通信First of all, the PS/2 device always generates the clock signal.首先，PS/2设备总是产生时钟信号If the host wants to send data, it must first put the Clock and Data lines in a "Request-to-send" state as follows:如果主机想发送数据，它必须先将时钟线和数据线设置成"Request-to-send"状态:1) Inhibit communication by pulling Clock low for at least 100 microseconds.拉低时钟线至少100us来禁止通信2) Apply "Request-to-send" by pulling Data low, then release Clock.拉低数据线，请求 "Request-to-send", 然后释放时钟 .The device should check for this state at intervals not to exceed 10 milliseconds.设备应该在不超过10ms(注意，是毫秒)的间隔内就要检查一次这个状态。When the device detects this state, it will begin generating Clock signals and clock in eight data bits and one stop bit.当设备检测到这个状态，它将开始产生时钟信号，The host changes the Data line only when the Clock line is low, and data is read by the device when Clock is high.只有当时钟线 为低的时候，主机才可以改变数据线（也就是将数据写入到数据线）。数据将在时钟为高电平的时候 被 设备读取。After the stop bit is received, the device will acknowledge the received byte by bringing the Data line low and generating one last clock pulse.在收到停止位之后，设备将通过拉低数据线，生成最后一个时钟脉冲 来 应答收到的字节If the host does not release the Data line after the 11th clock pulse, the device will continue to generate clock pulses until the the Data line is released (the device will then generate an error.)在第11个时钟脉冲之后，如果主机并没有释放数据线，设备将继续产生时钟脉冲，直到数据线被释放（然后 设备将产生一个错误）The host may abort transmission at time before the 11th clock pulse (acknowledge bit) by holding Clock low for at least 100 microseconds.在第11个脉冲之前（回应位），主机可以随时中止传输，只要拉低时钟持续100us即可时间参数 最大值/最小值 T7 时钟低电平 30-50 us T8 时钟高电平 30-50 us T9 30-50 us T9 == Time from inactive to active CLK transition, used to time when the auxiliary device samples DATAFreeScale(Moto)提供的时序图主机到键盘的数据传输1.主机 通过拉低 时钟线 来 启动一个主机到键盘的数据传输。大约35us后，主机拉低数据线。这个事件序列 就是 通知 键盘，主机要传输一个命令了。在数据信号的下降沿大约 125us 后 时钟信号释放，就被键盘内部的上拉电阻拉为高电平 。在时钟信号的上升沿 约 1ms ，数据传输开始。这个期间，数据线保持低电平。键盘拉低时钟线，clocking in the low data line. 这个就做传输的起始位。键盘用时钟驱动 8个数据位从主机传输到自己这边。 这个时钟有50％的占空比(duty cycle).高电平和低电平的时间都在30~50us之间。主机在每个周期的低电平的时候改变数据线上的数据。在每个时钟的上升沿5～25us之后键盘 开始从数据线上取样，取出主机发来的数据。4.数据位之后是一个奇偶校验位（采用奇校验）5.最后是停止位6.如果键盘读到一个高电平的停止位，键盘就在 取样停止位的那个时钟的下降沿 之后的低电平期间 拉低数据线。这个行为叫做 键盘给主机的应答信号。键盘拉高时钟之后，也拉高数据线。7.在收到一个字节后，键盘对接收的数据执行一个奇偶校验。如果奇偶校验错误，或者接收的数据无法识别为有效的命令，那么键盘请求重新发送（发送0xFE给主机)键盘发送数据前，首先必须让时钟 和数据线都在键盘内部的上拉电阻作用下 拉成高电平。然后键盘拉低数据线，5－25us之后，键盘拉低时钟线。在时钟的下降沿，开始传输起始位The falling edge of the clock line clocks in the transfer’s startbit.键盘用时钟驱动 8个数据位到主机。 这个时钟有50％的占空比(duty cycle).高电平和低电平的时间都在30~50us之间。键盘在每个周期的高电平的时候改变数据线上的数据。这个改变出现在时钟的上升沿的5us后 和 下降沿的5us前。键盘的数据在时钟的下降沿被锁存进主机。3.数据位之后是一个奇校验位4.最后是停止位。在时钟的下降沿 0～50us之间 主机拉低时钟 来锁存停止位。这就告诉键盘主机现在忙，不能在接收 其他的键盘传输数据。在处理完接收的数据，准备好接收下一个数据之前，主机释放时钟。6.在键盘传输数据到主机的过程中，主机任何时候都可以中断这个传输，发送一个命令到键盘。主机拉低时钟和数据线 即可中止传输。所以，键盘在时钟为 低电平的时候必须取样数据线。（无论什么时候输出高数据位的时候）。在产生时钟的上升沿时，必须读取时钟。在任何时候发现这两个条件不满足，就拉高时钟和数据线，放弃这次传输，并准备从 主机接收命令。Moto 香港公司的 Derek Lau当时钟 高电平是，发送给主机的数据被主机读取。在空闲状态，时钟和数据线都被拉为高电平。主机 拉低 时钟最少100ms（？还是us）开始发送数据给键盘：1.主机等待，直到没有外部设备传输被处理2.主机 拉低时钟3.主机拉低数据作为开始位4 .主机释放时钟5.设备拉低时钟6.主机发送数据7.设备释放时钟，读取数据8.设备检查时钟线，如果时钟为低，中止传输9.重复 5－7步，发送 数据1－到数据0，以及 奇校验位设备拉低时钟主机释放数据12.设备时钟时钟13.设备读取数据线，想得到停止位，如果数据线为低（不是停止位），产生错误14.设备拉低 时钟和数据线15.设备释放 时钟和数据线从设备发送到主机的数据，在时钟的下降沿被读取。在发送数据前，设备检查通过检测时钟信号为高来得知 主机是否贮备好：1.键盘（设备）等待时钟为高（约50ms?us)2.如果数据为 低，终止3.键盘 发送数据4.键盘拉低时钟为低5.键盘释放时钟为高6.键盘 读取时钟线，如果时钟为低，中止传输7.重复 4－6步，传输数据0－数据7，奇校验位和停止位8.键盘释放时钟为高转自https://is.gd/gAEf2Emarkdown制表真麻烦，最后预览和实际不一样，只能截图伺候
内存内存主要用来存储系统和应用程序的指令、数据、缓存等。内存映射通常所说的内存容量，比如笔记本电脑的8GB内存，其实指的是物理内存。物理内存也称为主存，大多数计算机用的主存都是动态随机访问内存（DRAM）。只有内核才可以直接访问物理内存。Linux 内核给每个进程都提供了一个独立的虚拟地址空间，并且这个地址空间是连续的。这样，进程就可以很方便地访问内存，更确切地说是访问虚拟内存。虚拟地址空间的内部又被分为内核空间和用户空间两部分，不同字长（也就是单个CPU指令可以处理数据的最大长度）的处理器，地址空间的范围也不同。比如最常见的 32 位和 64 位系统，它们的虚拟地址空间，如下所示：通过这里可以看出，32位系统的内核空间占用 1G，位于最高处，剩下的3G是用户空间。而 64 位系统的内核空间和用户空间都是 128T，分别占据整个内存空间的最高和最低处，剩下的中间部分是未定义的。进程在用户态时，只能访问用户空间内存；只有进入内核态后，才可以访问内核空间内存。虽然每个进程的地址空间都包含了内核空间，但这些内核空间，其实关联的都是相同的物理内存。这样，进程切换到内核态后，就可以很方便地访问内核空间内存。既然每个进程都有一个这么大的地址空间，那么所有进程的虚拟内存加起来，自然要比实际的物理内存大得多。所以，并不是所有的虚拟内存都会分配物理内存，只有那些实际使用的虚拟内存才分配物理内存，并且分配后的物理内存，是通过内存映射来管理的。内存映射，其实就是将虚拟内存地址映射到物理内存地址。为了完成内存映射，内核为每个进程都维护了一张页表，记录虚拟地址与物理地址的映射关系，如下图所示：页表实际上存储在 CPU 的内存管理单元 MMU中，这样，正常情况下，处理器就可以直接通过硬件，找出要访问的内存。而当进程访问的虚拟地址在页表中查不到时，系统会产生一个缺页异常，进入内核空间分配物理内存、更新进程页表，最后再返回用户空间，恢复进程的运行。另外，TLB（Translation Lookaside Buffer，转译后备缓冲器）会影响 CPU 的内存访问性能，TLB 其实就是 MMU 中页表的高速缓存。由于进程的虚拟地址空间是独立的，而 TLB 的访问速度又比 MMU 快得多，所以，通过减少进程的上下文切换，减少TLB的刷新次数，就可以提高TLB 缓存的使用率，进而提高CPU的内存访问性能。不过要注意，MMU 并不以字节为单位来管理内存，而是规定了一个内存映射的最小单位，也就是页，通常是 4 KB大小。这样，每一次内存映射，都需要关联 4 KB 或者 4KB 整数倍的内存空间。页的大小只有4 KB ，导致的另一个问题就是，整个页表会变得非常大。比方说，仅 32 位系统就需要 100 多万个页表项（4GB/4KB），才可以实现整个地址空间的映射。为了解决页表项过多的问题，Linux 提供了两种机制，也就是多级页表和大页（HugePage）。多级页表就是把内存分成区块来管理，将原来的映射关系改成区块索引和区块内的偏移。由于虚拟内存空间通常只用了很少一部分，那么，多级页表就只保存这些使用中的区块，这样就可以大大地减少页表的项数。Linux用的正是四级页表来管理内存页，如下图所示，虚拟地址被分为5个部分，前4个表项用于选择页，而最后一个索引表示页内偏移。大页，就是比普通页更大的内存块，常见的大小有 2MB 和 1GB。大页通常用在使用大量内存的进程上，比如 Oracle、DPDK等。通过这些机制，在页表的映射下，进程就可以通过虚拟地址来访问物理内存了。虚拟内存空间分布最上方的内核空间不用多讲，下方的用户空间内存，其实又被分成了多个不同的段。以32 位系统为例，如下图：通过这张图可以看到，用户空间内存，从低到高分别是五种不同的内存段。只读段，包括代码和常量等。数据段，包括全局变量等。堆，包括动态分配的内存，从低地址开始向上增长。文件映射段，包括动态库、共享内存等，从高地址开始向下增长。栈，包括局部变量和函数调用的上下文等。栈的大小是固定的，一般是 8 MB。在这五个内存段中，堆和文件映射段的内存是动态分配的。比如说，使用 C 标准库的 malloc() 或者 mmap() ，就可以分别在堆和文件映射段动态分配内存。其实64位系统的内存分布也类似，只不过内存空间要大得多。内存分配与回收malloc() 是 C 标准库提供的内存分配函数，对应到系统调用上，有两种实现方式，即 brk() 和 mmap()。对小块内存（小于128K），C 标准库使用 brk()来分配，也就是通过移动堆顶的位置来分配内存。这些内存释放后并不会立刻归还系统，而是被缓存起来，这样就可以重复使用。而大块内存（大于128K），则直接使用内存映射 mmap() 来分配，也就是在文件映射段找一块空闲内存分配出去。这两种方式，自然各有优缺点。brk() 方式的缓存，可以减少缺页异常的发生，提高内存访问效率。不过，由于这些内存没有归还系统，在内存工作繁忙时，频繁的内存分配和释放会造成内存碎片。-mmap() 方式分配的内存，会在释放时直接归还系统，所以每次 mmap 都会发生缺页异常。在内存工作繁忙时，频繁的内存分配会导致大量的缺页异常，使内核的管理负担增大。这也是malloc 只对大块内存使用 mmap 的原因。了解这两种调用方式后，还需要清楚一点，那就是，当这两种调用发生后，其实并没有真正分配内存。这些内存，都只在首次访问时才分配，也就是通过缺页异常进入内核中，再由内核来分配内存。整体来说，Linux 使用伙伴系统来管理内存分配。这些内存在MMU中以页为单位进行管理，伙伴系统也一样，以页为单位来管理内存，并且会通过相邻页的合并，减少内存碎片化（比如brk方式造成的内存碎片）。在用户空间，malloc 通过 brk() 分配的内存，在释放时并不立即归还系统，而是缓存起来重复利用。在内核空间，Linux 则通过 slab 分配器来管理小内存。可以把slab 看成构建在伙伴系统上的一个缓存，主要作用就是分配并释放内核中的小对象。对内存来说，如果只分配而不释放，就会造成内存泄漏，甚至会耗尽系统内存。所以，在应用程序用完内存后，还需要调用 free() 或 unmap()，来释放这些不用的内存。当然，系统也不会任由某个进程用完所有内存。在发现内存紧张时，系统就会通过一系列机制来回收内存，比如下面这三种方式：回收缓存，比如使用 LRU（Least Recently Used）算法，回收最近使用最少的内存页面；回收不常访问的内存，把不常用的内存通过交换分区直接写到磁盘中；杀死进程，内存紧张时系统还会通过 OOM（Out of Memory），直接杀掉占用大量内存的进程。其中，第二种方式回收不常访问的内存时，会用到交换分区（以下简称 Swap）。Swap 其实就是把一块磁盘空间当成内存来用。它可以把进程暂时不用的数据存储到磁盘中（这个过程称为换出），当进程访问这些内存时，再从磁盘读取这些数据到内存中（这个过程称为换入）。所以，可以发现，Swap 把系统的可用内存变大了。不过要注意，通常只在内存不足时，才会发生 Swap 交换。并且由于磁盘读写的速度远比内存慢，Swap 会导致严重的内存性能问题。第三种方式提到的 OOM（Out of Memory），其实是内核的一种保护机制。它监控进程的内存使用情况，并且使用 oom_score 为每个进程的内存使用情况进行评分：一个进程消耗的内存越大，oom_score 就越大；一个进程运行占用的 CPU 越多，oom_score 就越小。这样，进程的 oom_score 越大，代表消耗的内存越多，也就越容易被 OOM 杀死，从而可以更好保护系统。当然，为了实际工作的需要，管理员可以通过 /proc 文件系统，手动设置进程的 oom_adj ，从而调整进程的 oom_score。oom_adj 的范围是 [-17, 15]，数值越大，表示进程越容易被 OOM 杀死；数值越小，表示进程越不容易被 OOM 杀死，其中 -17 表示禁止OOM。比如用下面的命令，就可以把 sshd 进程的 oom_adj 调小为 -16，这样， sshd 进程就不容易被 OOM 杀死。echo -16 > /proc/$(pidof sshd)/oom_adj 小结对普通进程来说，它能看到的其实是内核提供的虚拟内存，这些虚拟内存还需要通过页表，由系统映射为物理内存。当进程通过 malloc() 申请内存后，内存并不会立即分配，而是在首次访问时，才通过缺页异常陷入内核中分配内存。由于进程的虚拟地址空间比物理内存大很多，Linux 还提供了一系列的机制，应对内存不足的问题，比如缓存的回收、交换分区 Swap 以及OOM 等。当需要了解系统或者进程的内存使用情况时，可以用 free 和 top 、ps 等性能工具。它们都是分析性能问题时最常用的性能工具。转自https://is.gd/kWSsQe
SSD固态硬盘的结构和基本工作原理概述
我们都知道，早期的电脑CPU是可以直接从硬盘上面读取数据进行处理的，随着科技的进步，时代的发展，计算机硬件的发展速度也是极其迅猛。CPU主频的不断提升，从单核到双核，再到多核；CPU的处理速度越来越快，而硬盘的的读写速度已经远远跟不上CPU的读写速度，后来增加了内存这个读写速度相对较快的缓存，而内存也是蓬勃到发展，从SDRAM到DDR，从DDR到DDR2再到DDR3，但是无论怎样，内存缓存速度还是跟不上CPU的运算处理速度，后来便在CPU中增加了快速缓存机制！而硬盘这个持久化存储器呢？之前的文章，聊到了机械硬盘的结构和工作原理，今天就来聊一聊SSD固态硬盘的结构和基本工作原理，如理解有所变差，或文章有所不足，皆因水平所限！硬盘的发展在不断的科技进步中快速提升，从容量以及速度再到接口方面。从早期的PATA变成SATA，SCSI变到SAS，以及垂直记录技术在容量上的突破，但这些进步亦未能改变磁盘的记录方式。随着人们对数据需求增多，存储系统的瓶颈越来越明显。而在嵌入式领域移动设备和工业自动化控制等恶劣环境下，传统硬盘机械结构已经无法满足要求，而所有这一切随着固态存储(SSD)的到来而发生了改变。传统的机械硬盘(HDD)运行主要是靠机械驱动头，包括马达、盘片、磁头摇臂等必需的机械部件，它必须在快速旋转的磁盘上移动至访问位置，至少95%的时间都消耗在机械部件的动作上。SSD却不同机械构造，无需移动的部件，主要由主控与闪存芯片组成的SSD可以以更快速度和准确性访问驱动器到任何位置。传统机械硬盘必须得依靠主轴主机、磁头和磁头臂来找到位置，而SSD用集成的电路代替了物理旋转磁盘，访问数据的时间及延迟远远超过了机械硬盘。SSD有如此的“神速”，完全得益于内部的组成部件：主控--闪存--固件算法。主控、闪存及固件算法三者的关系：SSD最重要的三个组件就是NAND闪存，控制器及固件。NAND闪存负责重要的存储任务，控制器和固件需要协作来完成复杂且同样重要的任务，即管理数据存储、维护SSD性能和使用寿命等。主控：控制器是一种嵌入式微芯片(如电脑中CPU)，其功能就像命令中心，发出SSD的所有操作请求----从实际读取和写入数据到执行垃圾回收和耗损均衡算法等，以保证SSD的速度及整洁度，可以说主控是SSD的大脑中枢。目前主流的控制器有Marvell、SandForce、Samsung、Indilinx等。像Marvell各方面都很强劲，代表型号为Marvell 88SS9187/89/90主控，运用在浦科特、闪迪、英睿达等品牌的SSD上。SandForce的性能也不错，它的特点是支持压缩数据，比如一个10M的可压缩数据可能被他压成5M的写入硬盘，但还是占用10M的空间，可以提高点速度，最大的特点是会延长SSD的寿命，但是CPU占用会高点而且速度会随着硬盘的使用逐渐小幅度降低。代表型号为SF-2281，运用在包括Intel、金士顿、威刚等品牌的SSD上。Samsung主控一般只有自家的SSD上使用，性能上也是很强悍的，不会比Marvell差多少。目前三星主控已经发展到第五代MEX，主要运用在三星850EVO、850PRO上。固件算法：SSD的固件是确保SSD性能的最重要组件，用于驱动控制器。主控将使用SSD中固件算法中的控制程序，去执行自动信号处理，耗损平衡，错误校正码(ECC)，坏块管理、垃圾回收算法、与主机设备(如电脑)通信，以及执行数据加密等任务。由于固件冗余存储至NAND闪存中，因此当SSD制造商发布一个更新时，需要手动更新固件来改进和扩大SSD的功能。开发高品质的固件不仅需要精密的工程技术，而且需要在NAND闪存、控制器和其他SSD组件间实现完美整合。此外，还必须掌握NADN特征、半导体工艺和控制器特征等领域的最先进的技术。固件的品质越好，整个SSD就越精确，越高效，目前具备独立固件研发的SSD厂商并不多，仅有Intel/英睿达/浦科特/OCZ/三星等厂商，希望我国能早日解决。NAND闪存：SSD用户的数据全部存储于NAND闪存里，它是SSD的存储媒介。SSD最主要的成本就集中在NAND闪存上。NAND闪存不仅决定了SSD的使用寿命，而且对SSD的性能影响也非常大。NAND闪存颗粒结构及工作原理都很复杂，接下来我们会继续推出系列文章来重点介绍闪存，这里主要来了解一下大家平常选购SSD经常接触到的SLC、MLC及TLC闪存。SLC/MLC/TLC闪存：三种闪存状态这几年NAND闪存的技术发展迅猛同，从企业级标准的SLC闪存到被广泛运用在消费级SSD上的MLC闪存再到目前正在兴起的TLC闪存，短短时间里，我们看到NAND技术显著进步。对SLC、MLC及TLC闪存怎么理解呢？简单来说，NAND闪存中存储的数据是以电荷的方式存储在每个NAND存储单元内的，SLC、MLC及TLC就是存储的位数不同。单层存储与多层存储的区别在于每个NAND存储单元一次所能存储的“位元数”。SLC(Single-Level Cell)单层式存储每个存储单元仅能储存1bit数据，同样，MLC(Multi-Level Cell)可储存2bit数据，TLC(Trinary-Level)可储存3bit数据。一个存储单元上，一次存储的位数越多，该单元拥有的容量就越大，这样能节约闪存的成本，提高NAND的生产量。但随之而来的是，向每个单元存储单元中加入更多的数据会使得状态难以辨别，并且可靠性、耐用性和性能都 会降低。一颗NAND芯片是32G的容量，也就是说128G的SSD，内部是5个NAND芯片做并行读取。读写的时候都依靠主控芯片来做控制，主控芯片还要对所有的NAND闪存芯片做磨损平衡，保证这帮兄弟要挂一起挂，假如是256G的，内部是8通道，并发的读写能力比128G会有了接近50%的提升。至于再大的容量，因为存储容量过大，导致主控芯片保存的地址映射表过大，性能可能会出现持平甚至下降的情况。固态硬盘是无需移动的固态电子元件，可以直接进行数据读取。具体量化的概念就是，一台笔记本电脑在使用传统硬盘时可能需要等待36秒才能让操作系统完成启动，而现在如果使用固态硬盘，则只需等待不到9秒钟。基于这种高性能硬盘的协同工作，CPU的运行效率也会提高，其节省能耗的优点足以使电池延长15%的寿命，而且它更加抗震和轻便。而传统硬盘在读取及写入数据的时候，硬盘磁头需要花费时间转动并找到数据所在的位置。工作原理概述SSD主控通过若干个通道（channel）并行操作多块FLASH颗粒，类似RAID0，大大提高底层的带宽。举个例子，假设主控与FLASH颗粒之间有8个通道，每个通道上挂载了一个闪存颗粒，HOST与FLASH之间数据传输速率为200MB/s。该闪存颗粒Page大小为8KB，FLASH page的读取时间为Tr=50us，平均写入时间为Tp=800us，8KB数据传输时间为Tx=40us。那么底层读取最大带宽为（8KB/(50us+40us)）8 = 711MB/s，写入最大带宽为(8KB/(800us+40us))8 = 76MB/s。从上可以看出，要提高底层带宽，可以增加底层并行的颗粒数目，也可以选择速度快的FLASH颗粒（或者让速度慢的颗粒变快，比如MLC配成SLC使用）。主控通过8通道连接8个FLASH DIE，为方便解释，这里只画了每个DIE里的一个Block，其中每个小方块表示一个Page （假设大小为4KB）。 HOST写入4KB数据HOST继续写入16KB数据HOST继续写入，最后整个Block都写满当所有Channel上的Block都写满的时候，SSD主控会挑选下一个Block以同样的方式继续写入。 HOST是通过LBA（Logical Block Address，逻辑地址块）访问SSD的，每个LBA代表着一个Sector（一般为512B大小），操作系统一般以4K为单位访问SSD，我们把HOST访问SSD的基本单元叫用户页（Host Page）。而在SSD内部，SSD主控与FLASH之间是FLASH Page为基本单元访问FLASH的，我们称FLASH Page为物理页（Physical Page）。HOST每写入一个Host Page, SSD主控会找一个Physical Page把Host数据写入，SSD内部同时记录了这样一条映射（Map）。有了这样一个映射关系后，下次HOST需要读某个Host Page 时，SSD就知道从FLASH的哪个位置把数据读取上来。 SSD内部维护了一张映射表（Map Table），HOST每写入一个Host Page，就会产生一个新的映射关系，这个映射关系会加入（第一次写）或者更改（覆盖写）Map Table；当读取某个HostPage时， SSD首先查找Map Table中该Host Page对应的Physical Page，然后再访问Flash读取相应的Host数据。 一张Map Table有多大呢？这里假设我们有一个256GB的SSD，以4KB Host Page为例，那么一共有约 64M（256GB/4KB）个Host Page，也就意味着SSD需要有64M大小的Map Table。Map Table中的每个Entry存储的就是物理地址（Physical Page Address），假设其为4Byte (32bits) ，那么整个Map Table的大小为64M*4B = 256MB。 对绝大多数SSD，我们可以看到上面都有板载DRAM，其主要作用就是用来存储这张映射表。也有例外，比如基于Sandforce主控的SSD，它并不支持板载DRAM，那么它的映射表存在哪里呢？SSD工作时，它的绝大部分映射是存储在FLASH里面，还有一部分存储在片上RAM上。当HOST需要读取一些数据时，对有板载DRAM的SSD来说，只要查找DRAM当中的映射表，获取到物理地址后访问FLASH从而得到HOST数据.这期间只需要访问一次FLASH；而对Sandforce的SSD来说，它首先看看该Host Page对应的映射关系是否在RAM内，如果在，那好办，直接根据映射关系读取FLASH；如果该映射关系不在RAM内，那么它首先需要把映射关系从FLASH里面读取出来，然后再根据这个映射关系读取Host数据，这就意味着相比有DRAM的SSD，它需要读取两次FLASH才能把HOST数据读取出来，底层有效带宽减半。对HOST随机读来说，由于片上RAM有限，映射关系Cache命中(映射关系在片上RAM)的概率很小，所以对它来说，基本每次读都需要访问两次FLASH，所以我们可以看到基于Sandforce主控的SSD随机读取性能是不太理想的。 继续回到之前的SSD写操作。当整个SSD写满后，从用户角度来看，如果想写入新的数据，则必须删除一些数据，然后腾出空间再写。用户在删除和写入数据的过程中，会导致一些Block里面的数据变无效或者变老。如下图所示（绿色小方块代表有效数据，红色小方块代表无效数据）： Block中的数据变老或者无效，是指没有任何映射关系指向它们，用户不会访问到这些FLASH空间，它们被新的映射关系所取代。比如有一个Host Page A，开始它存储在FLASH空间的X,映射关系为A->X。后来，HOST重写了该Host Page，由于FLASH不能覆盖写，SSD内部必须寻找一个没有写过的位置写入新的数据，假设为Y，这个时候新的映射关系建立：A->Y，之前的映射关系解除，位置X上的数据变老失效，我们把这些数据叫垃圾数据。 随着HOST的持续写入，FLASH存储空间慢慢变小，直到耗尽。如果不及时清除这些垃圾数据，HOST就无法写入。SSD内部都有垃圾回收机制，它的基本原理是把几个Block中的有效数据（非垃圾数据，上图中的绿色小方块表示的）集中搬到一个新的Block上面去，然后再把这几个Block擦除掉，这样就产生新的可用Block了。 上图中，Block x上面有效数据为A,B,C，Block y上面有效数据为D,E,F,G，红色方块为无效数据。垃圾回收机制就是先找一个未写过的可用Block z，然后把Block x和Block y的有效数据搬移到Block z上面去，这样Block x和Block y上面就没有任何有效数据，可以擦除变成两个可用的Block。 一块刚买的SSD，你会发现写入速度很快，那是因为一开始总能找到可用的Block来进行写入。但是，随着你对SSD的使用，你会发现它会变慢。原因就在于SSD写满后，当你需要写入新的数据，往往需要做上述的垃圾回收：把若干个Block上面的有效数据搬移到某个Block，然后擦掉原先的Block，然后再把你的Host数据写入。这比最初单纯的找个可用的Block来写耗时多了，所以速度变慢也就可以理解了。 还是以上图为例。假设HOST要写入4KB数据 (H) ，由于当前可用Block过少，SSD开始做垃圾回收。从上图可以看出，对Block x来说，它需要把Page A,B,C的数据读出并写入到Block z，然后Block x擦除用于HOST数据写入。从Host角度，它只写了4KB数据，但从SSD内部来说，它实际写入了4个Page（Page A, B, C写入Block z，4KB数据H写入到Block x）。垃圾回收原理 再看一下这张图。回收Block x，上面有3个有效Page，需要读写3个Page完成整个Block的回收；而回收Block y时，则需要读写4个有效Page。两者相比，显然回收Block x比回收Block y快一些。说明一个简单的道理：一个Block上有效的数据越少（垃圾数据越多），则回收速度越快。 256GB FLASH配成256GB的SSD （OP = 7.37%）, 意味着25610^9的有效数据写到 2562^30的空间，每个Block上面的平均有效数据率可以认为是25610^9/2562^30 = 93.1%。 如果配成240GB的SSD，则意味着24010^9的有效数据写到2562^30的空间，每个Block的平均有效数据率为24010^9/2562^30 = 87.3%。 OP越大，每个Block平均有效数据率越小，因此我们可以得出的结论：OP越大，垃圾回收越快，写放大越小。这就是OP大的好处。 写放大越小，意味着写入同样多的HOST数据，写入到FLASH中的数据越少，也就意味着FLASH损耗越小。FLASH都是有一定寿命的，它是用P/E数 (Program/Erase Count)来衡量的。（关于FLASH基础知识，请参考《闪存基础》）。如果SSD集中对某几个Block进行擦写，那么这几个Block很快就寿命耗尽。比如在用户空间，有些数据是频繁需要更新的，那么这些数据所在Block就需要频繁的进行擦写，这些Block的寿命就可能很快的耗尽。相反，有些数据用户是很少更新的，比如一些只读文件，那么这些数据所在的Block擦写的次数就很少。随着用户对SSD的使用，就会形成一些Block有很高的PE数，而有些Block的PE数却很低的。这不是我们想看到的，我们希望所有Block的PE数都应该差不多，就是这些Block被均衡的使用。在SSD内部，有一种叫磨损平衡（Wear Leveling，WL）的机制来保证这点。 WL有两种算法：动态WL和静态WL。所谓动态WL，就是在使用Block进行擦写操作的时候，优先挑选PE 数低的；所谓静态WL，就是把长期没有修改的老数据（如前面提到的只读文件数据）从PE数低的Block当中搬出来，然后找个PE 数高的Block进行存放，这样，之前低PE数的Block就能拿出来使用。 下面这张图（来源网络）诠释了无WL，动态WL和静态WL下的FLASH耐久度的区别 （假设每个Block最大PE数为10,000）：转自https://is.gd/V3L9nG